Tugas Pendahuluan Modul 2 (Percobaan 1 Kondisi 21)
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0 led diganti logicprobe.
2. Gambar Rangkaian Simulasi
[Kembali]
Gambar Rangkaian Percobaan 1 Kondisi 21
4. Prinsip Kerja [Kembali]
Ketika Rangkaian diatur sesuai dengan kondisi yang dipilih, yaitu kondisi ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0. Output yang terjadi adalah semuanya output berlogika 1.
Pada rangkaian JK Flip Flop, ketika input B0 dan B1 yang terhubung masing-masing ke kaki S dan R berlogika 1 tetapi pada IC 74LS112 itu S dan R active low. Maka, didapatkan output Q dan Q' yang tidak berubah (kondisi awal Q=0 dan Q'=1). Namun, saat dipengaruhi oleh input J dan K yang masing-masing berlogika 0 dengan CLK yang aktif, maka IC menghasilkan output Q dan Q' yang tidak berubah, sehingga output Q=0 dan Q'=1.
Pada rangkaian D Flip Flop, ketika input B0 dan B1 yang terhubung masing-masing ke kaki S dan R berlogika 1 tetapi pada IC 74LS112 itu S dan R active low. Maka, didapatkan output Q dan Q' yang tidak berubah (kondisi awal Q=0 dan Q'=1). Saat dipengaruhi oleh input D yang berlogika 0 dan CLK tidak aktif, maka output yang dihasilkan tidak berubah (Q=0 dan Q'=1).
5. Link Download
[Kembali]
Komentar
Posting Komentar