Tugas Pendahuluan Modul 4 (Percobaan 1 Kondisi 13)




1. Kondisi [Kembali]
    Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit serta beri diode sebelum led (Kondisi 13).

2. Gambar Rangkaian Simulasi [Kembali]

 3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]
    Percobaan kali ini menggunakan 11 switch SPDT. Switch 1 hingga 8 dihubungkan ke input S dari setiap JK Flip-Flop. Switch ke-9 terhubung ke salah satu input gerbang AND, sementara switch ke-10 dihubungkan ke input J dan juga ke inverter yang akan menghubungkan input K pada JK Flip-Flop pertama. Tujuannya adalah agar input J dan K selalu berbeda. Input J dan K pada JK Flip-Flop berikutnya terhubung ke output Q dan Q' dari flip-flop sebelumnya, sedangkan switch SPDT terakhir dihubungkan ke input R dari setiap JK Flip-Flop.
    Dalam keadaan awal, input R pada setiap JK Flip-Flop berlogika 0, yang mengaktifkan reset pada semua flip-flop. Hal ini menyebabkan output Q' menjadi 1 dan output Q menjadi 0, sehingga LED tidak menyala. 
    Jika input R diubah menjadi logika 1, reset tidak aktif dan rangkaian berfungsi sebagai shift register SISO. Untuk memasukkan nilai yang diinginkan, kita dapat mengubah input J pada JK Flip-Flop pertama dengan mengubah logika pada switch SPDT ke-10. Output dapat diperoleh dengan mengatur input J menjadi 0 secara berulang kali.

5. Link Download [Kembali]
JK Flip-Flop Datasheet Disini
Rangkaian Disini
HTML Disini
Video Disini

Komentar

Posting Komentar

Postingan populer dari blog ini

Modul 1: Gerbang Logika Dasar, Monostable Multivibrator, & Flip flop

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan Gerbang Logika Dasar Aljabar Boolean Multivibrator Stabil LA Percobaan 1 LA Percobaan 2 *Klik teks untuk menuju Modul 1:  Gerbang Logika Dasar, Monostable Multivibrator,  &  Flip flop 1. Tujuan [Kembali]      a. Memahami prinsip kerja dari masing-masing gerbang logika.      b. Merangkai dan menguji operasi dari gerbang logika dasar 2. Alat dan Bahan [Kembali]      2.1 Alat a. Jumper Gambar 1. Jumper b. Panel DL 2203D, Panel DL 2203C, dan Panel DL 2203S  Gambar 2. Modul De Lorenzo      2.2 Bahan (pada proteus) a. IC 7408 (JK filp flop) Gambar 3. IC  74LS112 b. IC 7404 Gambar 4. IC 7404 c. IC 7432 Gambar 5. IC 7432 b. Power DC Gambar 6. Power DC c. Switch (SW-SPDT) Gambar 7. Switch d. Logic probe atau LED Gambar 8. Logic Probe 3. Dasar Teori [Kembali] G...
Baca selengkapnya

Tugas Besar

Gambar
BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2022 Oleh : Farid Fakhriansyah Bahar 2210952025   Dosen Pengampu : Darwison, M.T. Rizki Wahyu Pratama, M.T Referensi: a. Darwison, 2010, ”  Teori, Simulasi, dan Aplikasi Elektronika ”  ”, Jilid 1, ISBN: 978-602-9081-10-7, CV Ferila, Padang.  b. Darwison, 2010, ”  Teori, Simulasi, dan Aplikasi Elektronika  ” ”,Jilid 2,  ISBN: 978-602-9081-10-8, CV Ferila, Padang. c. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013  d. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002. e. Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005. f. Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007. g. John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2016.   Jurusan Teknik Elektro Fakultas Teknik Padang 2022 [menuju akhir] [KEMBALI KE MENU SEBELUMNYA] DAFTAR...
Baca selengkapnya

Tugas Pendahuluan Modul 2 (Percobaan 1 Kondisi 21)

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Link Download 1. Kondisi [Kembali]      Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0 led diganti logicprobe. 2. Gambar Rangkaian Simulasi [Kembali] Gambar Rangkaian Percobaan 1 Kondisi 21 3. Video Simulasi [Kembali] 4. Prinsip Kerja [Kembali]     Ketika Rangkaian diatur sesuai dengan kondisi yang dipilih, yaitu kondisi ketentuan  input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0. Output yang terjadi adalah semuanya output berlogika 1.     Pada rangkaian JK Flip Flop, ketika input B0 dan B1 yang terhubung masing-masing ke kaki S dan R berlogika 1 tetapi pada IC 74LS112 itu S dan R active low. Maka, didapatkan output Q dan Q' yang tidak berubah (kondisi awal Q=0 dan Q'=1). Namun, saa...
Baca selengkapnya