LA Percobaan 1




1. Jurnal
[Kembali]

2. Alat dan Bahan [Kembali]
1.Alat
a. Jumper
Gambar 2. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 3. Modul De Lorenzo


2.Bahan

a. IC 74LS112 (JK filp flop)

Gambar 4. IC 74LS112


b. Power DC

Gambar 5. Power DC

c. Switch (SW-SPDT)

Gambar 6. Switch


d. Logicprobe atau LED
Gambar 7. Logic Probe


3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]
    Percobaan ini melibatkan pembangunan rangkaian counter menggunakan empat JK flip-flop yang dihubungkan secara berurutan, bersama dengan empat logic probe dan dua switch SPDT yang masing-masing terhubung ke terminal S dan R pada setiap JK flip-flop. Rangkaian ini berfungsi sebagai penghitung biner asinkron 4-bit. Hanya flip-flop pertama yang menerima sinyal clock secara langsung. Setiap output dari Q pada flip-flop akan diteruskan ke logic probe dan juga berfungsi sebagai clock untuk flip-flop berikutnya. Clock pada JK flip-flop bekerja dengan prinsip, dimana output hanya berubah saat sinyal clock turun dari logika 1 ke 0. Oleh karena itu, ketika flip-flop pertama menghasilkan output 1, hal ini tidak akan langsung mempengaruhi flip-flop lainnya. Namun, saat flip-flop pertama beralih dari 1 menjadi 0, flip-flop berikutnya akan mengubah output-nya, dan proses ini akan berlanjut hingga flip-flop terakhir. Rangkaian ini mampu menghasilkan output yang berurutan dari 0 hingga 15 (Counter Up).

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]
    1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?
        Jawab: menghubungkan input SR ke ground saat SR aktif low akan menghentikan penghitungan dan mengatur semua output flip-flop ke 0, menyebabkan penghitung tidak beroperasi hingga ada perubahan pada input tersebut. 

    2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya ?
        Jawab: Saat output Q bar dihubungkan ke clock pada flip flop selanjutnya, maka yang terjadi adalah rangkaian akan menghitung dari nilai maksimum sampai ke nilai minimum. Hal ini disebabkan oleh output Q bar bernilai kebalikan dari output Q yang mana logika clock akan terbalik.

7. Link Download [Kembali]

Komentar

Postingan populer dari blog ini

Tugas Besar

Modul 1: Gerbang Logika Dasar, Monostable Multivibrator, & Flip flop

Komparator Non-Inverting dengan Vref = 0